功率估计和功率降低方法指南（1~2）

1 低功耗设计（Designing for Low Power）

随着集成电路（IC）设计规模和工作频率的不断提高，芯片的功耗也随之上升。五年前，只有少数设计团队关注功耗问题；而如今，几乎所有移动应用的设计团队以及许多使用市电供电的应用设计团队都必须认真考虑这一限制条件。

为了解决功耗问题，在设计流程的早期阶段就对芯片的功耗进行准确估算至关重要。如果估算出的功耗高于目标值，设计人员需要能够及时采取措施降低功耗。常见的功耗降低技术包括使用电压域（Voltage Domains）、可开关的电源域（Switchable Power Domains）以及门控时钟（Clock Gating）等。

由于电压域和电源域需要特殊的逻辑电路支持，并且会使电源网络（Power Grid）设计更加复杂，因此验证其实现是否正确变得尤为关键。

请阅读以下章节，了解 SpyGlass Power Estimation and Exploration 解决方案如何帮助估算和优化设计的功耗：

• 简介（Introduction）

• 低功耗设计背景（Low-Power Design Background）

• 功耗估算与探索方法论：目标概述（Power Estimation and Exploration Methodology: Goal Overview）

• SpyGlass 功耗设置：数据文件与环境配置（SpyGlass Power Setup: Data Files and Environment Settings）

• 验证 SpyGlass 功耗设置（Verifying SpyGlass Power Setup）

• 运行功耗估算与结果分析（Running Power Estimation and Analyzing the Results）

• 执行功耗相关性分析（Performing Power Correlation）

• 在不同 RTL 阶段进行门控时钟与内存访问率分析（Clock-Gating and Memory Access Rate Analysis at Different RTL stages）

• 自动功耗降低识别（Automatic Power Reduction Identification）

• 功耗探索（Power Exploration）

1.1 简介（Introduction）

本文档介绍了一种可在 SpyGlass 中实施的低功耗设计与验证的方法论。本文档适用于所有使用 SpyGlass 的用户，无论是初学者还是高级用户。高级用户可直接跳转到文档中的相关章节进行阅读。

我们首先在 “低功耗设计背景（Low-Power Design Background）” 一节中介绍了与低功耗设计相关的基本术语。接着在 “功耗估算与探索方法论：目标概述（Power Estimation and Exploration Methodology: Goal Overview）” 一节中，描述了 SpyGlass 低功耗设计方法的整体框架。

由于功耗估算与功耗优化密切相关，因此本文按照典型的 IC 设计流程顺序组织相关内容，以便更好地理解两者之间的联系。

虽然本文主要围绕功耗展开讨论，但 GuideWare 提供了一个起点，帮助设计团队在 IC 设计流程的各个阶段（如模块/IP设计和SoC集成阶段）快速应用与SpyGlass相关的各项功能。你可以根据特定的设计风格和交付要求对 GuideWare 进行配置，以满足实际项目的需求。

本文档基于以下工具版本编写：

• SpyGlass 版本：T-2022.06-SP2
• .lib 文件版本：T-2022.06-SP2
• GuideWare 版本：2022.06-SP2

参考文献（References）

• 《SpyGlass 功耗估算与探索规则参考指南》（SpyGlass Power Estimation and Exploration Rules Reference Guide）

2 低功耗设计背景（Low-Power Design Background）

本节介绍了一些与低功耗设计相关的术语。大多数熟悉低功耗设计技术的工程师可能已经了解这些内容，但在不同语境下，一些非常相似的术语可能会有不同的使用方式。为了确保理解的一致性，本节定义了本文档以及 SpyGlass 工具中所使用术语的具体含义。

本节包括以下主题：

• 功耗的物理原理（Physics of Power）
• 功耗组成部分（Power Components）
• 功耗估算中的活动因子与概率（Activity