当前位置：首页 > news >正文

元器件基础学习笔记——结型场效应晶体管（JFET）

news 2025/6/8 7:19:30

场效应晶体管（Field Effect Transistor，FET）简称场效应管，是一种三端子半导体器件，它根据施加到其其中一个端子的电场来控制电流的流动。与双极结型晶体管（BJT）不同，场效应晶体管（FET）使用电场而不是电流来控制电荷的流动。FET 由三个主要组件组成：源极、漏极和栅极。源极负责提供电流，而漏极充当输出端子。另一方面，栅极通过改变电场来控制源极和漏极之间的电流流动。

        FET 主要分为三种类型：
        ● 结型场效应晶体管（JFET）
        ● 金属氧化物半导体场效应晶体管（MOSFET）
        ● 绝缘栅双极晶体管（IGBT）

一、JFET结构

JFET是三端子半导体器件，用作压控电流源和压控开关。控制端子称为栅极，而电流流经源极和漏极端子。根据所用半导体材料的类型，结构可分为N沟道和P沟道 JFET：

        N沟道JFET
1）结构
        在N沟道JFET中，该沟道使用掺杂有供体杂质（例如磷、砷、锑和铋）的N型半导体材料制成。带有N+掺杂的触点放置在通道的两端，用作源极和漏极连接。栅极端子由P型材料制成，与N沟道形成两个PN结。
2）符号
        该符号在门上有一个指向通道的箭头。箭头的意义在于，如果栅极-源极结是正向偏置的，电流将流向栅极，流向沟道。在N沟道JFET中，电子是源自源极的电荷载流子。因此，电流流向在N沟道JFET中是从漏极到源极。

        P沟道JFET
1）结构
        相比之下，在P沟道JFET中，沟道使用P型半导体材料制成，该材料掺杂了受体杂质（例如硼、铝和镓）。带有P+掺杂的欧姆触点放置在通道的两端，用作源极和漏极连接。栅极端子由N型材料制成，与P沟道形成两个PN结。
2）符号
        该符号在栅极上有一个箭头指向远离通道的箭头，表示如果栅极-源极PN结正向偏置，电流将从栅极流出。在P沟道JFET中，空穴是源自源极的电荷载流子。因此，电流流向在P沟道JFET中是从源极到漏极。

二、JFET工作原理

JFET仅有一种工作模式——耗尽模式，这是由其物理结构决定的。不同于 MOSFET 有增强型和耗尽型之分，JFET 的导电沟道在制造时已存在，无需额外电压诱导。即JFET 的导电沟道在栅极电压 $V_{GS}=0 V$ 时已存在，此时漏极电流 $I_{D}$ 最大（即饱和电流 $I_{DSS}$ ）。通过施加反向栅极电压，可以使PN结耗尽层变宽，沟道截面积减小，则 $I_{D}$ 随之减小。

让我们通过类比水管来了解JFET的工作原理。在没有障碍物的情况下，水顺畅地流过水管。但是，如果挤压水管，水流量就会减少，JFET的工作原理相同（下图以N沟道JFET为例）。在这个类比中，水管代表JFET，水流对应于电流。电流可以通过使用控制电压根据需要调整载流通道来控制。

更加真实的JFET工作模型

下面的横截面图显示了一个N型半导体通道，其中有一个称为栅极的P型区域扩散到N型通道中，形成一个反向偏置的PN结，当没有施加外部电压时，正是这个结在栅极区域周围形成耗尽区。这个耗尽区在PN结周围产生一个厚度不同的电位梯度，并通过减小其有效宽度来限制电流流过通道，从而增加通道本身的整体电阻。
然后我们可以看到，耗尽区最耗尽的部分位于栅极和漏极之间，而耗尽最少的区域位于栅极和源极之间。然后JFET的通道在施加零偏置电压的情况下导通（即耗尽区的宽度接近零）。
无外部栅极电压时，电流将从漏极流向源头，电流大小仅受结点周围小耗尽区的限制。

如果用一个小的负电压施加在栅极，此时耗尽区的大小开始增加，减小了通道的整体有效面积，从而减少了流经它的电流，发生了一种“挤压”效应。因此，通过施加反向偏置电压，可以增加耗尽区的宽度，进而降低通道的导通。
由于PN结是反向偏置的，因此很少有电流会流入栅极连接。由于栅极电压变得更小，沟道的宽度减小，直到漏极和源极之间不再有电流流过，这被称为“夹断”（类似于BJT的截止区域），通道闭合的电压称为“夹断电压”。

三、JFET特性曲线

JFET输入特性曲线
● 随着 $V_{GS}$ 减小，耗尽区会阻塞沟道，导致 $I_{D}$ 减小， $I_{D}$ 与 $V_{GS}$ 的曲线呈二次函数关系。

$I_{D}=I_{DSS}\left ( 1-\frac{V_{GS}}{V_{P}} \right )^{2}\left ( V_{P}\leqslant V_{GS}\leqslant 0 \right )$

● JFET 的导电沟道在 $V_{GS}=0V$ 时已存在，此时漏极电流最大（ $I_{D}=I_{DSS}$ ）
● 当施加反向栅压时，PN结耗尽层变宽，沟道截面积减小， $I_{D}$ 随之减小。当 $V_{GS}$ 达到夹断电压 $V_{P}$ 时，耗尽层完全闭合， $I_{D}\approx 0A$ 。

        JFET输出特性曲线
        ● 在 $V_{DS}$ 电压较低时，电流与 $V_{DS}$ 近似成正比。
        ● 当 $V_{DS}$ 超过一定值后， $I_{D}$ 趋于恒定。使漏极电流达到恒定值的电压称为 $V_{DS\left ( sat \right )}$ ，电流的这一平坦区域称为夹断区。在该区域中，漏极电压不影响沟道电流 $I_{D}$ ，此时晶体管可作为压控电流源使用。
        ● 当 $V_{DS}$ 超过击穿电压 $V_{\left ( BR \right )DS}$ 后， $I_{D}$ 急剧增大，器件可能因过热损坏。

四、JFET工作区域

以N沟道JFET为例，其V-I特性曲线如下：

        截止区
● 条件：   $V_{GS}\leq V_{P}$ （N 沟道）
                         $V_{GS}\geq V_{P}$ （P 沟道）
● 特性：  栅极反向偏压足够大，耗尽层完全夹断沟道（接近开路）
                         $I_{D}\approx 0A$ （几乎为0）
● 应用：模拟开关断开状态、截止电路

        可变电阻区
● 条件：   $V_{GS}> V_{P}$ 且 $V_{DS}< V_{GS}-V_{P}$ （N 沟道）
                         $V_{GS}< V_{P}$ 且 $V_{DS}> V_{GS}-V_{P}$ （P 沟道）
● 特性：  漏源极间等效电阻 $R_{DS}$ 受 $V_{GS}$ 控制，类似于压控电阻器（ $V_{GS}$ 越接近 $V_{P}$ 电阻越大）
                         $I_{D}$ 与 $V_{DS}$ 近似线性相关， $I_{D}$ 随 $V_{DS}$ 的增加而增加（未预夹断）

$I_{D}\approx \frac{2I_{DSS}}{V_{P}^{2}}\left ( V_{GS}-V_{P} \right )V_{DS}-\frac{I_{DSS}}{V_{P}^{3}}V_{DS}^{2}$

● 应用：压控电阻、模拟开关导通状态

饱和区（恒流区）
● 条件：   $V_{GS}< V_{P}$ 且 $V_{DS}> V_{GS}-V_{P}$ （N 沟道）
                         $V_{GS}> V_{P}$ 且 $V_{DS}< V_{GS}-V_{P}$ （P 沟道）
● 特性：  等效电阻高（恒流特性）
$I_{D}$ 仅由 $V_{GS}$ 决定， $V_{DS}$ 增大时， $I_{D}$ 保持恒定（预夹断后）

$I_{D}=I_{DSS}\left ( 1-\frac{V_{GS}}{V_{P}} \right )^{2}$

● 应用：放大电路、恒流源

击穿区
● 条件：   $V_{DS}> V_{\left ( BR \right )DS}$ （击穿电压）
● 特性：   $V_{DS}$ 超过器件安全电压极限
                         $I_{D}$ 突然急剧增大，失去栅极控制
                        电阻急剧减小（器件损坏前呈低阻状态）

五、JFET主要参数

5.1 直流参数

5.1.1 夹断电压

当漏源电压 $V_{DS}$ 保持恒定时，使漏极电流 $I_{D}$ 减小到几乎为零（或特定微小值，如1μA）所需的栅源电压值即为夹断电压 $V_{P}$ 。
● N沟道JFET：栅极需加负电压才能夹断导电沟道，因此 $V_{P}< 0V$
● P沟道JFET：栅极需加正电压才能夹断导电沟道，因此 $V_{P} > 0V$

        影响因素
        ● 不同型号JFET的 $V_{P}$ 差异显著：功率JFET的 $V_{P}$ 绝对值更大
        ● 沟道掺杂浓度越高，耗尽层越难展宽， $V_{P}$ 绝对值越小

5.1.2 饱和电流

当栅源电压 $V_{GS}=0V$ 时（栅极与源极短接）的漏电流，此时 JFET 工作在饱和区（恒流区），沟道处于预夹断状态，电流达到最大值且几乎不随 $V_{DS}$ 变化。

饱和电流 $I_{D}$ 与夹断电压 $V_{P}$ 共同决定JFET转移特性曲线，饱和区电流计算公式如下：

$I_{D}=I_{DSS}\left ( 1-\frac{V_{GS}}{V_{P}} \right )^{2}$

影响因素
        ● 沟道宽度：沟道越宽，横截面积越大， $I_{DSS}$ 越大
        ● 沟道宽度：掺杂浓度越高，载流子密度越大， $I_{DSS}$ 越大
        ● 温度： $I_{DSS}$ 具有负温度系数，即温度升高时 $I_{DSS}$ 减小（因为温度升高导致PN结内建电场增强，耗尽层展宽，沟道有效宽度减小）

5.1.3 直流输入电阻

栅极与源极之间的直流电阻，计算公式如下：

$R_{GS}=\frac{V_{GS}}{I_{GS}}$

正常工作时，JFET栅极与沟道之间的PN结处于反向偏置状态，反向电流极小（一般为纳安级），因此 $R_{GS}$ 极高（通常为 $10^{7}\sim 10^{13}\Omega$ ）。

        影响因素
        ● 温度：温度升高会导致PN结反向漏电流增大， $R_{GS}$ 降低
        ● 反向电压：当栅源电压接近PN结击穿电压时，漏电流急剧增加， $R_{GS}$ 显著下降
        ● 掺杂浓度：栅极和沟道的掺杂浓度越低，PN结耗尽层越宽，反向漏电流越小， $R_{GS}$ 越大

5.1.4 极间电容

JFET极间电容是影响其高频性能的关键参数，直接决定器件的频率响应和开关速度。极间电容包括：

1）栅源电容 $C_{GS}$
栅极与源极之间的电容，由栅源 PN 结的耗尽层电容和金属 - 半导体界面电容组成。
典型值：0.5~10 pF（取决于器件尺寸和工艺）。

2）栅漏电容 $C_{GD}$ （又称密勒电容）
栅极与漏极之间的电容，由栅漏 PN 结的耗尽层电容和跨接在栅漏间的寄生电容组成。
典型值：0.1~5 pF（通常小于 $C_{GS}$ ）

3）漏源电容 $C_{DS}$
漏极与源极之间的电容，主要由沟道与衬底之间的耗尽层电容构成。
典型值：0.1~3 pF（一般情况下，数值最小）

        影响因素
        ● 耗尽层电容效应：栅极与沟道之间的PN结处于反向偏置状态时， $\left | V_{GS}\right |$ 增大会导致耗尽层变宽，电容减小。（例：当 $V_{GS}$ 从-1V变为-3V 时， $C_{GS}$ 可能从5pF降至2pF）
        ● 沟道面积：面积越大，极间电容越大
        ● 栅极厚度：栅极越薄， $C_{GD}$ 越小

5.2 交流参数

5.2.1 跨导

当 $V_{DS}$ 为常数时，漏极电流变化量与栅源电压变化量之比为跨导，它反应的是栅源电压变化量对漏极电流变化量的控制能力（也可以理解为输出特性曲线上某点的斜率）。计算公式如下：

$g_{m}=\frac{\Delta I_{D}}{\Delta V_{GS}}$ （ $V_{DS}$ 为常数）

单位为西门子（S）。

JFET 通过栅源电压 $V_{GS}$ 控制沟道宽度，进而调节漏极电流 $I_{D}$ ，类似于BJT的电流放大系数β，但 $g_{m}$ 描述的是电压对电流的控制能力。

        影响因素
        ● 器件参数： $I_{DSS}$ 越大， $g_{m}$ 越大； $\left | V_{P}\right |$ 越小， $g_{m}$ 越大
        ● 温度：温度升高时 $g_{m}$ 减小（温度升高导致载流子迁移率降低，沟道电阻增大）

5.2.2 输出电阻

在栅源电压 $V_{GS}$ 恒定的情况下，漏极电压 $V_{DS}$ 变化量与漏极电流 $I_{D}$ 变化量之比为输出电阻，它反映了漏极电压 $V_{DS}$ 对漏极电流 $I_{D}$ 的影响。计算公式如下：

$r_{ds}=\frac{\Delta V_{DS}}{\Delta I_{D}}$ （ $V_{GS}$ 为常数）

在理想情况下，JFET 进入饱和区后， $I_{D}$ 几乎不随 $V_{DS}$ 变化，此时 $r_{ds}$ 理论上为无穷大。但实际中，由于沟道长度调制效应的存在， $r_{ds}$ 为有限值，且通常较大。

        沟道长度调制效应
        JFET在饱和区工作时，漏极电压 $V_{DS}$ 变化会导致有效导电沟道长度发生改变，进而影响漏极电流 $I_{D}$ 的现象，具体表现为：
        当 $V_{DS}$ 超过饱和电压 $V_{DS\left ( sat \right )}$ 后，漏极附近的耗尽层会随 $V_{DS}$ 增大而展宽，导致导电沟道的有效长度缩短；沟道缩短会使沟道电阻减小，从而导致 $I_{D}$ 随 $V_{DS}$ 轻微增大。
        ● 沟道长度越短，耗尽层展宽影响越大，效应更明
        ● 沟道掺杂浓度越低，耗尽层越容易展宽，效应更明显

        影响因素
        ● 沟道长度调制效应
        ● 掺杂浓度：沟道掺杂浓度越高，耗尽层越难扩展，沟道长度调制效应越弱， $r_{ds}$ 越大

5.3 极限参数

5.3.1 栅源击穿电压

        JFET栅源击穿电压 $V_{GS\left (BR \right )}$ 是栅源之间的PN结发生击穿时的最小电压值，一旦栅源电压 $V_{GS}$ 达到或者超过 $V_{GS\left (BR \right )}$ 时，PN结就会因雪崩击穿或齐纳击穿而失去反向阻断能力，导致栅极电流急剧增加，进而可能永久性损坏器件。
        ● N沟道JFET： $V_{GS\left (BR \right )}$ 为负值，栅极需要施加负电压才能实现反向偏置
        ● P沟道JFET： $V_{GS\left (BR \right )}$ 为正值，栅极需要施加正电压才能实现反向偏置

        影响因素
        ● 沟道掺杂浓度：沟道掺杂浓度降低时，PN 结的耗尽层会变宽，从而使得击穿电压升高
        ● 栅极掺杂浓度：栅极掺杂浓度升高时，PN 结的耗尽层会变宽，从而使得击穿电压升高
        ● 温度：对于雪崩击穿（正温度系数），温度升高会使得击穿电压升高；对于雪崩击穿（负温度系数），温度升高会使得击穿电压降低
        ● 沟道长度：沟道长度较短时电场分布更为集中，因此更容易发生击穿，其击穿电压相对较低

雪崩击穿（Avalanche Breakdown）

        原理

        反向电压使载流子（电子/空穴）被电场加速，获得足够动能后碰撞晶格原子，激发新的电子-空穴对（碰撞电离）。新载流子继续碰撞，形成连锁反应（雪崩效应），电流激增。

        ⚪ 依赖载流子碰撞电离的累积效应
        ⚪ 发生在高掺杂、厚耗尽层的 PN 结

        特点

        ⚪ 击穿电压较高（通常 > 6V）
        ⚪ 温度系数为正（温度↑，击穿电压↑）

齐纳击穿（Zener Breakdown）

        原理

        当 PN 结反向电压足够高时，耗尽层内强电场直接拉拽共价键中的价电子，使其脱离原子成为自由电子（场致激发），形成大量载流子，导致电流剧增。

        ⚪ 无需载流子碰撞，仅靠电场直接电离
        ⚪ 发生在低掺杂、薄耗尽层的 PN 结

        特点

        ⚪ 击穿电压较低（通常 < 6V）
        ⚪ 温度系数为负（温度↑，击穿电压↓）

5.3.2 漏源击穿电压

        JFET漏源击穿电压 $V_{DS\left (BR \right )}$ 是指漏极与源极之间发生击穿时的最小电压值，一旦漏源电压 $V_{DS}$ 超过 $V_{DS\left (BR \right )}$ 时，漏极电流会急剧增大，器件可能因过热或电场破坏而永久损坏。
        影响因素
        ● 掺杂浓度：沟道掺杂浓度越低，耗尽层越宽，击穿前能承受的电场强度越高， $V_{DS\left (BR \right )}$ 越大
        ● 沟道长度：沟道越长，耗尽层扩展至击穿所需电压越高（击穿电压与沟道长度近似成正比）

5.3.3 最大电流

JFET最大漏源电流 $I_{DM}$ 是JFET在不发生永久性损坏的前提下，允许通过漏源极的最大直流或脉冲电流。它由器件的内部结构、材料特性（如半导体掺杂浓度、沟道尺寸）以及封装散热能力共同决定。

        影响因素
        ● 器件结构与材料
                沟道越宽（截面积越大）， $I_{DSS}$ 越大
                掺杂浓度越大， $I_{DSS}$ 越大
        ● 工作温度：温度升高会导致半导体材料的载流子迁移率下降，同时散热难度增加，因此 IDM 通常随温度升高而降低
        ● 封装与散热：封装影响器件的散热能力，散热不良时，即使电流未达到标称 $I_{DM}$ ，也可能因过热损坏

注： $I_{DM}$ 是器件的极限参数，通常大于或等于 $I_{DSS}$

5.3.4 耗散功率

JFET耗散功率 $P_{D}$ 是指器件在工作过程中因电流流过电阻而产生的热功率损耗，主要来源于沟道电阻产生的焦耳热，计算公式为：

$P_{D}=I_{DS}\cdot V_{DS}=I_{DS}^{2}\cdot R_{DS(on)}$

JFET最大耗散功率 $P_{DM}$ 是指在正常工作条件下允许的最大平均耗散功率，即器件在单位时间内能够安全散发的最大热量。它是衡量JFET热稳定性的关键参数，直接由器件的热设计（如芯片材料、封装结构、散热能力）和结温限制决定。 $P_{DM}$ 理论值计算公式如下：

$P_{DM}=\frac{T_{J}-T_{A}}{R_{\theta JA}}$

         $T_{J}$ ：JFET最高允许结温
         $T_{A}$ ：室温（通常为25℃）
         $R_{\theta JA}$ ：结到环境的热阻

实际应用时的降额计算

当实际环境温度大于室温时，需按比例降额，公式为：

$P_{DM\left ( Actual\right )}=P_{DM\left ( theoretical \right )}\cdot \left ( 1-\frac{T_{A\left ( Actual \right )}-T_{A}}{T_{J}-T_{A}} \right )$

某N沟道JFET参数如下：

$T_{J}$ 为150℃， $R_{\theta JA}$ 为125℃/W，实际工作温度85℃，计算 $P_{DM}$ 。

1）计算最大耗散功率理论值

PDM =（ 125℃ - 25℃ ）/ 125℃/W = 1W

2）计算温差

∆T = 85℃ - 25℃ = 60℃

3）计算结温裕量

∆TJ = 150℃ - 25℃ = 125℃

4）计算降额系数

降额系数 = 1 - （ 60℃ / 125℃ ）= 0.52

5）计算实际

PDM（理论值）= 1W × 0.52 = 0.52 W