当前位置：首页 > news >正文

高性能计算 | 硅光芯片代工厂揭秘——技术特点与未来演进

news 2025/5/31 1:16:56

重点内容速览：

1. 格罗方德：GF Fotonix——单片集成的“急先锋”

2. 高塔半导体：“开放赋能”的特种兵，工艺灵活度取胜

3. 台积电：COUPE——先进封装“王者”的光学跨界

谈及当前热门技术，人工智能（AI）无疑备受关注。然而，在这场由大模型和大数据驱动的算力革命背后，数据传输正成为一个日益凸显的物理瓶颈。下一代高性能计算和AI数据中心的构建方向逐渐清晰，答案正指向硅光子技术。

硅光子技术就是指基于硅和硅基衬底材料，利用现有CMOS工艺进行光器件开发和集成的新一代技术，是实现了光子和微电子集成的理想平台。随着传统微电子、光电子技术逐步步入“后摩尔时代”，硅光产业链逐步完善，硅光子技术作为平台型技术，其高速率、高集成度、低成本、低功耗、小型化等特点正逐步凸显，正被广泛应用于光通信、光传感、光计算等多个领域。

根据Yole发布的市场研究报告，2023年硅基光电子集成电路（PIC）的市场规模为9,500万美元，预计到2029年，将增长至8.63亿美元以上，年复合增长率高达45%。在硅光集成芯片领域，目前参与的厂商并不多，主要有英特尔、博通、NVIDIA、Marvell、ST等，这些厂商大部分都是Fabless厂商。那么为这些硅光芯片厂商加工芯片的厂商都有谁呢？

根据芯查查的统计，目前主要有格罗方德（GlobalFoundries）、高塔半导体（Tower Semiconductor，已被英特尔收购）、台积电（TSMC）、ASE Group，以及虽为IDM厂商但也提供硅光芯片代工服务的ST等厂商。接下来就请跟随芯查查，看看这些硅光芯片代工厂的硅光平台都有哪些特点，目前技术的进展如何吧？

格罗方德：GF Fotonix —— 单片集成的“急先锋”

早在2022年时，格罗方德就与博通、思科、Marvell和NVIDIA、以及Ayar Labs、Lightmatter、PsiQuantum、Ranovus、Xanadu等公司合作来开发硅光子平台产品。其硅光子平台名为GF Fotonix，这是一个单片平台，也是一个将其差异化的300mm光子学特性和300GHz级RF-CMOS集成在硅晶片上的平台。

GF Fotonix 通过在单个硅芯片上结合光子系统、射频 (RF) 组件和高性能互补金属氧化物半导体 (CMOS) 逻辑，将以前分布在多个芯片上的复杂工艺整合到单个芯片上。该解决方案展示了单纤数据速率（0.5Tbps / 光纤）。这使得 1.6-3.2Tbps 光学芯片能够提供更快、更高效的数据传输，以及更高效的信号完整性。此外，系统错误率提升高达 10,000 倍，可实现下一代人工智能。

GF Fotonix继承并发展了格罗方德在45nm SOI工艺（45CLO，现已整合入Fotonix品牌下）上的深厚积累。该平台能够提供一套包含高速锗（Ge）光电探测器（据称可达数十GHz响应）、高效电光调制器（如马赫-曾德调制器MZM，支持NRZ和PAM4等多种调制格式）在内的完整光子器件“工具箱”。其波导损耗据称在C波段和O波段均有良好表现，部分关键器件的性能指标已接近或达到业界领先水平。

格罗方德强调，通过在300mm晶圆上将光子元件、RF-CMOS电路（用于驱动和信号放大）以及数字CMOS控制逻辑高度集成，支持2.5D封装和片上集成激光器等，可以直接省去部分高成本的封装步骤（如某些情况下的激光器与调制器的分立封装），理论上能带来更优的信号完整性（减少片外连接的寄生参数）、更低的整体功耗（短距离互连）和更紧凑的模块尺寸。这对于空间和功耗都极为敏感的AI数据中心而言，吸引力不言而喻。

在生态方面，格罗方德为客户提供成熟的PDK（工艺设计套件），支持主流EDA设计流程，并与Ansys（Lumerical）、Cadence、Synopsys等EDA厂商合作，力图简化设计门槛，缩短产品上市周期。目前，GF Fotonix 解决方案将在公司位于纽约马耳他的先进制造工厂生产，格罗方德可为客户提供参考设计套件、MPW、测试、制程前后、和半导体制造等服务，以帮助客户更快地进入市场。

据悉，Ayar Labs、PsiQuantum、Lightmatter等公司已经采用了格罗方德的该平台来制造硅光芯片产品了。

预计未来格罗方德的硅光平台将会向更高集成度演进，会集成更多功能，比如WDM复用/解复用器件、更复杂的控制逻辑等，但这对设计和制造的挑战将持续升级，如何在提升良率的同时进一步降低成本，是格罗方德需要持续攻克的难题。

高塔半导体：“开放赋能”的特种兵，工艺灵活度取胜

高塔半导体（已被英特尔收购，现为英特尔代工服务IFS的一部分），凭借其成熟的硅光工艺平台（基于200mm晶圆），在业内树立了“开放且专业”的口碑。如今，他们正积极向300mm晶圆拓展，以其工艺的灵活性和定制化能力，在激烈的市场竞争中占据一席之地。高塔半导体的硅光平台的一大特色是其开放性和器件库的丰富性。它不仅提供低损耗的SOI波导和氮化硅（SiN）波导（SiN波导因其更低的非线性效应和更宽的透明窗口，在特定应用如WDM和传感中备受青睐），还包括多种类型的光电探测器（如PIN型和雪崩光电二极管APD，后者在低光照条件下灵敏度更高），以及基于PIN二极管的热光或载流子注入型调制器、高效的片上加热器等。

高塔半导体以其出色的工艺定制能力著称，能够根据客户的特定需求调整工艺模块。其灵活的MPW（多项目晶圆）服务，为中小型企业和研究机构提供了高性价比的快速原型验证通道，极大加速了创新迭代。

目前，高塔半导体正在积极开发300mm硅光平台，不仅是为了提升产能以应对AI数据中心等大规模市场的需求，更是为了能够更好地与其母公司英特尔的先进制程CMOS工艺和先进封装技术（如EMIB、Foveros）产生协同效应，为客户提供更完整的“电子+光子”解决方案。
在今年3月份，高塔半导体宣布多家客户的1.6 Tbps硅光子产品在其最新硅光（SiPho）平台上投入量产，最新平台工艺可以支持每通道200Gbps的数据传输速率和8通道并行光学，总计达到1.6Tbps的收发器吞吐量。客户已在高塔半导体硅光平台上设计出突破性的1.6Tbps产品，并已开始订购批量产能。

另外，国内光模块企业中际旭创 (Innolight) 是其重要客户，借助高塔的平台量产面向AI和数据中心的高性能光模块，双方在400G/800G乃至1.6T产品的合作上持续深化。

台积电：COUPE——先进封装“王者”的光学跨界

台积电进入硅光领域的时间并不长，但其一出手就是大招，其COUPE (Compact Universal Photonic Engine) 平台，充分发挥了台积电在先进封装领域的“独孤求败”的优势，试图通过“堆叠”和“组合”的艺术，将光子与电子的融合推向新高度。

COUPE平台的核心打法是“异构集成”，利用其SoIC（System on Integrated Chips）等3D封装技术，将光子芯片（PIC，通常采用40nm/65nm等成熟节点）和电子芯片（EIC，采用N7、N5等先进工艺），以极高的密度集成在一起。这正是实现CPO（光电共封装）的关键。
台积电的目标是提供一种标准化的光互联接口，既要“塞”进更多带宽，又要尽可能降低耦合损耗。

图：台积电硅光平台（来源：台积电）

今年初，根据经济日报的报道，台积电在其硅光子战略上取得了重大进展，该公司最近实现了CPO与先进半导体封装技术的集成，预计将于2025年开始交付样品，2025年下半年迎来1.6T光传输时代。报道称，台积电与博通合作，使用其3nm工艺成功试制了一项关键的CPO技术，即微环调制器（MRM）。这一发展为将CPO与高性能计算（HPC）或 ASIC 芯片集成用于 AI 应用铺平了道路，从而实现了从电信号传输到光信号传输的重大飞跃，用于计算任务。

目前，台积电的硅光子战略主要围绕三大关键平台展开，即COUPE 2.0、iOIS 和 EPIC-BOE。这些平台共同构成了台积电实现高带宽、低功耗光学集成的核心技术基础，尤其是在人工智能、高性能计算（HPC）和数据中心应用领域。

其中，COUPE 2.0 是台积电的高性能光学引擎平台，专为共封装光学（CPO）设计。其主要特点包括：

垂直宽带耦合器（BBC）： 实现与光纤的高效垂直耦合，支持波分复用（WDM），显著提高带宽密度。
SoIC-X 混合键合技术： 实现光子集成电路（PIC）与电子集成电路（EIC）的紧密集成，支持低延迟、高密度的光电互连。
成熟的工艺技术： 基于可靠的 65nm 工艺节点，提供稳定的良率和宽达 ±10 微米的对齐容差，提高制造效率。COUPE 2.0 解决了传统光电集成中的对齐和耦合效率低下的问题，为可扩展、高带宽和节能的光学系统提供了可行的路径。

硅光器件库的丰富和工艺能力的持续迭代是其保持领先的基础。