当前位置： 首页 > news >正文

《深入解析UART协议及其硬件实现》-- 第二篇：UART硬件架构设计与FPGA实现

news 2025/5/31 12:05:48

第二篇：UART硬件架构设计与FPGA实现

1. 模块化架构设计

1.1 系统级框图与时钟域划分

  • 核心模块划分 ：
    发送模块（TX） ：负责数据帧组装与串行输出。
    接收模块（RX） ：负责串行数据采样与帧解析。
    波特率生成器（Baud Generator） ：生成发送/接收时钟。
    控制寄存器组（Control Registers） ：配置数据位宽、校验模式、波特率等参数。

  • 时钟域划分 ：
    系统时钟域（clk_sys） ：主时钟，用于控制逻辑和寄存器访问。
    波特率时钟域（clk_baud） ：由波特率生成器分频得到，用于发送/接收时序控制。

  • 跨时钟域同步策略 ：

    • 异步信号（如外部中断信号）需通过两级同步器（2-FF）消除亚稳态：
      verilog
    always @(posedge clk_sys) beginsync_reg <= async_signal;  // 第一级同步sync_signal <= sync_reg;    // 第二级同步
end

1.2 波特率生成器设计

  • 分频器参数化建模 ：
    分频系数计算 ：

    分频系数=系统时钟频率/(波特率×过采样倍数)

    • 例如：系统时钟50 MHz，波特率115200，16x过采样 → 分频系数 = 50,000,000 / (115200 × 16) ≈ 27.13 → 取整为27。

  • Verilog实现 ：
    verilog

module baud_generator (input  wire clk,       // 系统时钟input  wire [15:0] div_value,  // 分频系数output wire baud_clk   // 波特率时钟
);reg [15:0] counter = 0;always @(posedge clk) beginif (counter == div_value) begincounter <= 0;baud_clk <= ~baud_clk;end else begincounter <= counter + 1;endend
endmodule

1.3 过采样技术（16x Oversampling）

  • 抗噪声设计原理 ：
    接收端以波特率的16倍频率采样，通过多数表决过滤瞬时噪声。

  • 实现步骤 ：

    1. 在16个采样周期内检测起始位下降沿。
    2. 对每个数据位取中间3次采样（第7、8、9次）的多数值作为最终值。

  • Verilog代码片段 ：
    verilog

    // 起始位检测
always @(posedge clk_16x) beginif (rx_sync == 1'b0 && start_detected == 1'b0) begin  // 检测到起始位sample_counter <= 0;start_detected <= 1'b1;end
end// 数据位采样
always @(posedge clk_16x) beginif (start_detected) beginsample_counter <= sample_counter + 1;if (sample_counter % 16 == 7) begin  // 采样中点data_shift <= {rx_sync, data_shift[7:1]};endend
end
2. 发送器（Transmitter）RTL实现

2.1 状态机设计

  • 状态定义 ：
    IDLE ：等待发送请求（发送使能信号拉高）。
    START ：发送起始位（逻辑0）。
    DATA ：依次发送数据位（LSB优先）。
    PARITY ：发送校验位（可选）。
    STOP ：发送停止位（逻辑1）。
    RETURN_IDLE ：返回IDLE状态，等待下一帧。
  • 状态转移图 ：
  IDLE → (发送使能) → START → (1个波特周期) → DATA → (数据位发送完成) → PARITY → (校验位发送完成) → STOP → (停止位发送完成) → RETURN_IDLE

2.2 数据缓冲与移位寄存器

  • 双缓冲设计 ：
    发送缓冲区（TX Buffer） ：存储待发送数据，允许连续写入。
    移位寄存器（Shift Register） ：从缓冲区加载数据，逐位输出。

  • Verilog实现 ：
    verilog

    reg [7:0] tx_buffer;
reg [7:0] shift_reg;
reg tx_busy;always @(posedge clk_baud) beginif (!tx_busy && tx_enable) beginshift_reg <= tx_buffer;  // 加载数据到移位寄存器tx_busy <= 1'b1;end else if (tx_busy) beginshift_reg <= {1'b0, shift_reg[7:1]};  // 右移输出end
end

2.3 亚稳态防护

  • 同步器链应用 ：
    外部信号（如发送使能）需跨时钟域同步：
    verilog

    reg tx_enable_sync1, tx_enable_sync2;
always @(posedge clk_baud) begintx_enable_sync1 <= tx_enable;  // 第一级同步tx_enable_sync2 <= tx_enable_sync1;  // 第二级同步
end
3. 接收器（Receiver）关键逻辑

3.1 起始位检测与毛刺滤波

  • 滤波算法 ：
    在16x过采样下，连续3次检测到低电平视为有效起始位。
  • Verilog实现 ：
    verilog
reg [2:0] start_samples;
always @(posedge clk_16x) beginstart_samples <= {start_samples[1:0], rx_sync};if (start_samples == 3'b000) begin  // 连续3次低电平start_detected <= 1'b1;end
end

3.2 数据采样点动态校准

  • 中点采样策略 ：
    在16x过采样下，每个数据位在第7、8、9次采样点取中间值。
  • 多数表决逻辑 ：
    verilog
wire [2:0] samples = {sample7, sample8, sample9};
assign data_bit = (samples >= 2) ? 1'b1 : 1'b0;  // 至少2个高电平视为1

3.3 错误检测电路

  • 帧错误（Frame Error） ：
    停止位未检测到高电平 → 标志位置1。

    verilog

  always @(posedge clk_baud) beginif (stop_bit_received != 1'b1) beginframe_error <= 1'b1;endend
  • 溢出错误（Overrun Error） ：
    接收缓冲区未读取时新数据到达 → 标志位置1。
  • 奇偶校验错误（Parity Error） ：
    接收校验位与计算值不匹配 → 标志位置1。
4. FPGA验证方法论

4.1 基于SystemVerilog的断言验证

  • 协议规则检查 ：
    systemverilog
  // 检查停止位为高电平assert property (@(posedge clk_baud) (tx_state == STOP) |-> (txd == 1'b1)) else $error("Stop bit error!");// 检查奇偶校验位正确性assert property (@(posedge clk_baud) (parity_generated == expected_parity)) else $error("Parity error!");

4.2 自动化测试平台

  • 回环测试（Loopback Test） ：
    将发送端（TXD）直接连接至接收端（RXD），验证数据完整性。

    verilog

  uart_top uut (.clk(clk),.txd(loopback_rxd),  // 发送端输出连接至接收端输入.rxd(loopback_txd));
  • 随机化测试向量 ：
    systemverilog
  for (int i=0; i<1000; i++) begindata = $urandom();  // 生成随机数据send_data(data);check_received_data(data);end

4.3 时序收敛分析

  • 建立/保持时间约束 ：
    tcl
  # XDC约束示例（Xilinx Vivado）create_clock -period 20 [get_ports clk]  # 50MHz时钟set_input_delay -clock clk 2 [get_ports rxd]set_output_delay -clock clk 3 [get_ports txd]
  • 时序报告分析 ：
    确保关键路径（如状态机逻辑）满足时序要求。
附录：关键RTL代码与仿真波形

1. 发送状态机Verilog代码

verilog

typedef enum {IDLE, START, DATA, PARITY, STOP} tx_state_t;
tx_state_t current_state = IDLE;always @(posedge clk_baud) begincase (current_state)IDLE: if (tx_enable_sync2) begincurrent_state <= START;txd <= 1'b0;  // 发送起始位endSTART: current_state <= DATA;DATA: if (bit_counter == 7) begincurrent_state <= PARITY;endPARITY: current_state <= STOP;STOP: current_state <= RETURN_IDLE;endcase
end

2. 仿真波形

  • 起始位（低电平）→ 数据位（LSB优先）→ 停止位（高电平）。
http://www.xdnf.cn/news/686143.html

相关文章：

  • pikachu靶场通关笔记05 XSS关卡01-反射型GET
  • WPS自动换行
  • Rust 学习笔记：循环和迭代器的性能比较
  • Windows下安装并使用kubectl查看K8S日志
  • 可视化提示词（Prompt）在训练过程中的优化过程：visualize_prompt_evolution
  • AI 产品的 MVP 构建逻辑：Prompt 工程 ≠ 产品工程？
  • 【Prompt Engineering】摸索出的一些小套路
  • 弱光环境下如何手持相机拍摄静物：摄影曝光之等效曝光认知
  • 【Android笔记】记一次 CMake 构建 Filament Android 库的完整排错过程（安卓交叉编译、CMake、Ninja）
  • GC1267F：单相全波风扇电机预驱动芯片解析
  • 如何发布npm包？
  • 国标GB28181视频平台EasyGBS视频实时监控：打造城市环境监控全场景解决方案
  • LeetCode 1871. 跳跃游戏 VII（中等）
  • EasyRTC嵌入式音视频实时通话SDK助力AI与IoT智能硬件打造音视频交互多场景应用
  • 力扣热题100之二叉树的中序遍历
  • 【掌握文件操作】（下）：文件的顺序读写、文件的随机读写、文件读取结束的判定、文件缓冲区
  • 【开源工具】跳过网页APP禁止粘贴限制：自动输入键盘模拟工具
  • day12 leetcode-hot100-21（矩阵4）
  • MySQL XtraBackup---笔记
  • 初识Docker：容器化技术的入门指南
  • 关于JavaScript、TypeScript Module的配置和用法
  • Vue 3.0 状态管理Pinia详解
  • JWT安全：接收无签名令牌.【签名算法设置为none绕过验证】
  • 生成式AI与AI代理：技术、应用与未来
  • 《仿盒马》app开发技术分享-- 订单地址修改（端云一体）
  • 全局代理从局域到全域的网络升级
  • 华为AP6050DN无线接入点瘦模式转胖模式
  • 常见的C语言段错误实例及原因分析
  • Java开发——三层架构，分层耦合
  • 【C++指南】C++ list容器完全解读（二）：list模拟实现，底层架构揭秘