当前位置：首页 > news >正文

嵌入式复习第二章

news 2025/7/6 4:56:22

1. ARM 处理器特点及应用

2. CM3 微控制器简介

3. CM3 存储格式类型

4. CM3 嵌套向量中断控制器 NVIC

5. CM3 寄存器组织

6. CM3 存储映射（位带及计算）

7. CM3 异常与中断

8. STM32 时钟源与时钟树

9. STM32F10 系列的 GPIO

ARM（Advanced RISC Machines），既可以认为是一个公司的名字，也可以认为是对一类微处理器的通称，还可以认为是一种技术的名字。

 低功耗、低成本、高性能

 采用 RISC 指令集

 使用大量的寄存器（ 37 ： 31+6 ）

 ARM/THUMB 指令支持（高效）

 三 / 五级流水线

1. 体积小、低功耗、低成本、高性能

2. 支持 Thumb （ 16 位） /ARM 或 Thumb-2 （ 32 位）指令集，能很好地兼容 8 位 /16 位器件

3. 大量使用寄存器，指令执行速度更快 4. 大多数数据操作都在寄存器中完成

5. 寻址方式灵活简单，执行效率高

6. 指令长度固定

ARM 微处理器及技术的应用已经深入到如下各个领域：

1. 工业控制领域

2. 无线通讯领域

3. 网络应用

4. 消费类电子产品

5. 成像和安全产品

从编程的角度看，ARM微处理器的工作状态一般有两种，并可在两种状态之间切换：

 ARM 状态，此时处理器执行 32 位的字对齐的 ARM 指令；

 Thumb 状态，此时处理器执行 16 位的、半字对齐的 Thumb 指令。

ARM指令集可以分为数据处理指令，数据加载指令和存储指令，分支指令，程序状态寄存器（PSR）处理指令，协处理器指令和异常产生指令六大类。

嵌套向量中断控制器(NVIC)是ARM Cortex-M3处理器中一个完整的部分。ARM Cortex-M3的所有中断机制都由NVIC实现。NVIC可以被高度配置，为处理器提供出色的中断处理能力。NVIC支持优先级分组，可分为抢占优先级和响应优先级。

ARM Cortex-M3 的所有中断机制都有 NVIC 实现。 NVIC 除了支持 240 个外部中断之外，还支持 11 个内部异常源。ARM Cortex-M3 处理器和嵌套向量中断控制器（ NVIC ）对所有异常按优先级进行排序并处理。

所有异常都在处理模式中操作。出现异常时，自动将处理器状态保存到堆栈中（该状态在中断服务程序（ISP ）结束时自动从堆栈中恢复），并且在状态保存的同时取出相应的异常向量快速地进入相应的异常处理。

以下特性 使得 ARM cortex-M3 能够高效且低延迟地对异常进行处理：

1. 自动的状态保存和恢复

2. 优先级屏蔽支持临界区

3. 自动读取代码存储器或 SRAM 中包含 ISR 地址的向量表入口。

4. 支持末尾连锁

5. 中断优先级可动态重新设置

6. ARM Cortex-M3 与 NVIC 之间采用紧耦合接口，通过该接口可以尽早地对中断和高优先级的迟来中断进行处理。

7. 中断数目可配置为 1~240

8. 中断优先级的数目可配置为 1~8 位（ 1~256 级）

9. 处理模式和线程模式具有独立的堆栈和特权等级

10. 使用 C/C++ 标准的调用规范。

位带操作，重点

每个位带区有一个1MB的区间

 8M bit

 位带区有一个对应的32MB的位带别名区，容纳了8M个位变量(1个变量是4个字节的字)

 位带区的一个 bit 对应位带别名区的一个位变量

STM32F10x内部结构

系统总线

 将 M3 内核的系统总线与总线矩阵相连，协调内核与 DMA 访问

DMA总线

 将 DMA 的 AHB 主控接口与总线矩阵相连，协调 CPU 的 DCode和DMA 到 SRAM 、闪存、外设的访问

 总线矩阵

 协调内核系统总线和 DMA 主控总线间的访问仲裁，仲裁采用轮换算法

 包含 DCode 、系统总线、 DMA1 和 DMA2 总线、被动单元

AHB到APB桥

 两个 AHB/APB 桥在 AHB 和两个 APB 总线间提供同步连接

 APB1 速度限于 36MHz ， APB2 全速最高 72MHz

处理器需要时钟才能工作，不同片内外设也工作在不同的频率。 STM32 支持多种内部和外部时钟源，如下所示。

1. HSE 高速外部时钟，频率 4~16MHz 。用于驱动系统时钟，来源于外部晶体 / 陶瓷振荡器，或用户外部时钟

2. LSE 低速外部时钟，频率 32.768KHz 。用于驱动 RTC ，来源于外部晶体或陶瓷振荡器，或外部时钟

3. HSI 高速内部时钟，频率 8MHz 。用于驱动系统时钟，来源于内部 8MHz 的 RC 振荡器

4. LSI 低速内部时钟，频率 40KHz （ 30KHz~60KHz ）。用于为独立看门狗、 RTC 和自动唤醒单元提供时钟，来源于内部RC 振荡器。

5. PLL 锁相环时钟，频率 ≤ 72MHz 。用于驱动系统时钟

时钟源相关寄存器

 地址范围是0x4002_1000-0x4002_13FF

 时钟控制寄存器 (RCC_CR) 。复位值： 0x000 XX83 。偏移量 0x0 。

 时钟配置寄存器 (RCC_CFGR) 。复位值： 0x0000 0000 。偏移量 0x4 。

 时钟中断寄存器 (RCC_CIR) 。复位值： 0x0000 0000 。偏移量 0x8 。

 备份域控制寄存器 (RCC_BDCR) 。复位值： 0x0000 0000 。偏移量 0x20 。

 控制 / 状态寄存器 (RCC_CSR) 。复位值： 0x0C00 0000 。偏移量 0x24 。

时钟结构

 系统复位后，所有外设全部关闭，

 但 SRAM 和 FLASH 接口（ FLITF ）除外

 使用外设之前需打开该外设时钟

 设置 RCC——AHBENR 寄存器

RCC_APB1ENR和RCC_APB2ENR。它们的作用是控制各个APB总线上的片上外设的时钟的开启/关闭状态

STM32F10系列处理器的定时器和看门狗

 系统定时器SysTick

 最多可以有8个定时器（TIM）

 分成三类

 通用定时器包括 TIM2 、 TIM3 、 TIM4 和 TIM5

 基本定时器 TIM6 、 TIM7

 高级定时器 TIM1 、 TIM8

 每个 TIM 是一个通过可编程预分频器驱动的 16 位自动装载计数器。这些定时器之间都是互相独立的，不共享任何资源。

看门狗

 为了检测和解决由软件错误引起的故障，嵌入式处理器通常具有一种叫做看门狗的模块。这种模块一般是倒计数器，其作用是以一定的周期产生复位信号使系统复位，产生复位信号的时刻一般是倒计数到某个值（例如0）的时刻。

 STM32F10xxx内置两个看门狗：独立看门狗和窗口看门狗

通用输入/输出口(GPIO)是一个灵活的由软件控制的数字信号，每个GPIO都代表一个连接到

CPU特定引脚的一个位。STM32 的GPIO端口的每一位都可以由

软件配置成多种模式：浮空输入、上拉输入、下拉输入、模拟输入、开漏输出、推挽输出、复用功能、复用功能开漏输出。

STM32 的每个 I/O 可以自由编程，然而必须按照 32 位字访问 I/O 端口寄存器（不允许半字或字节访问）。

每个 I/O 端口有两个 32 位配置寄存器（ GPIOx_CRL 、 GPIOx_CRH ），两个 32 位数据寄存器（ GPIOx_IDR 和GPIOx_ODR ），一个 32 位置位 / 复位寄存器（ GPIOx_BSRR ），一个 16 位复位寄存器（ GPIOx_BRR ）和一个32 位锁寄存器（ GPIOx_LCKR ）。

GPIO 的一些特性：