FPGA驱动HDMI————基于达芬奇开发板
简介
VGA 接口体积较大，不利于便携设备的集成；且传输的模拟信号易受外界干扰，产生信号畸变。为了解决 VGA 接口的诸多问题，视频接口开始了一次革新。
VGA 接口之后，首先推出的的是 DVI 接口， DVI 是基于 TMDS(Transition Minimized Differential Signaling， 最小化传输差分信号)技术来传输数字信号。 TMDS 运用先进的编码算法把 8bit 数据(R、 G、 B 中的每路基色信号)通过最小转换编码为 10bit 数据(包含行场同步信息、时钟信息、数据 DE、纠错等)，经过直流均衡后，采用差分信号传输数据，它和LVDS、 TTL 相比有较好的电磁兼容性能，可以用低成本的专用电缆实现长距离、高质量的数字信号传输。数字视频接口（DVI）是一种国际开放的接口标准，在 PC、 DVD、高清晰电视（HDTV）、高清晰投影仪等设备上有广泛的应用。
HDMI 全称“High Definition Multimedia Interface 高清多媒体接口”。 2002 年 4 月，来自电子电器行业的 7 家公司——日立、松下、飞利浦、 Silicon Image、索尼、汤姆逊、东芝共同组建了 HDMI 高清多媒体接口接口组织 HDMI Founders（HDMI 论坛），开始着手制定一种符合高清时代标准的全新数字化视频/音频接口技术。HDMI 标准的制定，并没有抛弃 DVI 标准中相对成熟且较易实现的部分技术标准，整个传输原理依然是基于 TMDS 编码技术。
HDMI 显示原理
HDMI 中的 TMDS 传输系统分为两个部分：发送端和接收端。 TMDS 发送端收到HDMI 接口传来的表示 RGB 信号的 24 位并行数据（TMDS 对每个像素的 RGB 三原色分 别按 8bit 编码，即 R 信号有 8 位， G 信号有 8 位， B 信号有 8 位），然后对这些数据和时钟信号进行编码和并/串转换，再将表示 3 个 RGB 信号的数据和时钟信号分别分配到独立的传输通道发送出去。接收端接收来自发送端的串行信号，对其进行解码和串/并转换，然后发送到显示器的控制端。与此同时也接收时钟信号，以实现同步。
TMDS 通道包括 3 个 RGB 数据传输通道和 1 个时钟信号传输通道（每个通道都需要编码）。每一通道都通过编码算法，将 8 位的视频、音频数据转换成最小化传输、直流平衡的 10 位数据， 8 位数据经过编码和直流平衡得到 10 位最小化数据，看似增加了冗余位，对传输链路的带宽要求会更高，但事实上，通过这种算法得到的 10 位数据在更长的同轴电缆中传输的可靠性增强了。最小化传输差分信号是通过异或及异或非等逻辑算法将原始 8 位数据转换成 10 位数据，前8 位数据由原始信号经逻辑运算后逻辑得到，第 9 位指示运算的方式，第 10 位用来对应直流平衡。
程序设计
:::info
仅仅实现图像的显示，将其作为DVI接口驱动。
本次实验在 LCD 彩条显示实验的基础上添加一个 RGB2DVI 模块， 将 RGB888 格式的视频图像转换成TMDS 数据输出。
:::
Encoder 模块负责对数据进行编码， Serializer 模块对编码后的数据进行并串转换，最后通过 OBUFDS 转化成 TMDS 差分信号传输。整个系统需要两个输入时钟，一个是视频的像素时钟 Pixel Clk，另外一个时钟 Pixel Clk x5 的频率是像素时钟的五倍。并串转换过程的实现的是 10:1 的转换率，理论上转换器需要一个 10 倍像素时钟频率的串行时钟。 不直接采用 10 倍时钟而是使用 5 倍时钟加上 ODDR2 双边沿转换原因的原因是对于 10 倍信号，内部逻辑约束难以达到要求，使用 5 倍时钟发热量也远低于 10 倍。对于高分辨率 720p 需要单倍时钟74.25M， 5 倍时钟 371.25M； 1080p 需要单倍时钟 132.5M， 5 倍时钟 662.5M。 可想而知要是使用 10 倍时钟需要的频率太高，内部逻辑器件不满足时序要求，同时锁相环也无法输出如此高的频率。 OSERDESE2 模块可以实现 DDR 的功能，即它在五倍时钟频率的基础上又实现了双倍数据速率。
dvi_encoder
将RGB888转换成10bit数据
//
//
// Xilinx, Inc. 2008 www.xilinx.com
//
//
//
// File name : dvi_encoder.v
//
// Description : TMDS encoder 对像素数据8bit转10bit
//
// Date - revision : Jan. 2008 - v 1.0
//
// Author : Bob Feng
//
// Copyright 2006 Xilinx, Inc.
// All rights reserved
//
//
`timescale 1 ps / 1psmodule dvi_encoder (input clkin, // pixel clock inputinput rstin, // async. reset input (active high)input [7:0] din, // data inputs: expect registeredinput c0, // c0 inputinput c1, // c1 inputinput de, // de inputoutput reg [9:0] dout // data outputs
);// Counting number of 1s and 0s for each incoming pixel// component. Pipe line the result.// Register Data Input so it matches the pipe lined adder// outputreg [3:0] n1d; //number of 1s in dinreg [7:0] din_q;//计算像素数据中“1”的个数always @ (posedge clkin) beginn1d <=#1 din[0] + din[1] + din[2] + din[3] + din[4] + din[5] + din[6] + din[7];din_q <=#1 din;end///// Stage 1: 8 bit -> 9 bit// Refer to DVI 1.0 Specification, page 29, Figure 3-5///wire decision1;assign decision1 = (n1d > 4'h4) | ((n1d == 4'h4) & (din_q[0] == 1'b0));wire [8:0] q_m;assign q_m[0] = din_q[0];assign q_m[1] = (decision1) ? (q_m[0] ^~ din_q[1]) : (q_m[0] ^ din_q[1]);assign q_m[2] = (decision1) ? (q_m[1] ^~ din_q[2]) : (q_m[1] ^ din_q[2]);assign q_m[3] = (decision1) ? (q_m[2] ^~ din_q[3]) : (q_m[2] ^ din_q[3]);assign q_m[4] = (decision1) ? (q_m[3] ^~ din_q[4]) : (q_m[3] ^ din_q[4]);assign q_m[5] = (decision1) ? (q_m[4] ^~ din_q[5]) : (q_m[4] ^ din_q[5]);assign q_m[6] = (decision1) ? (q_m[5] ^~ din_q[6]) : (q_m[5] ^ din_q[6]);assign q_m[7] = (decision1) ? (q_m[6] ^~ din_q[7]) : (q_m[6] ^ din_q[7]);assign q_m[8] = (decision1) ? 1'b0 : 1'b1;/// Stage 2: 9 bit -> 10 bit// Refer to DVI 1.0 Specification, page 29, Figure 3-5/reg [3:0] n1q_m, n0q_m; // number of 1s and 0s for q_malways @ (posedge clkin) beginn1q_m <=#1 q_m[0] + q_m[1] + q_m[2] + q_m[3] + q_m[4] + q_m[5] + q_m[6] + q_m[7];n0q_m <=#1 4'h8 - (q_m[0] + q_m[1] + q_m[2] + q_m[3] + q_m[4] + q_m[5] + q_m[6] + q_m[7]);endparameter CTRLTOKEN0 = 10'b1101010100;parameter CTRLTOKEN1 = 10'b0010101011;parameter CTRLTOKEN2 = 10'b0101010100;parameter CTRLTOKEN3 = 10'b1010101011;reg [4:0] cnt; //disparity counter, MSB is the sign bitwire decision2, decision3;assign decision2 = (cnt == 5'h0) | (n1q_m == n0q_m);/// [(cnt > 0) and (N1q_m > N0q_m)] or [(cnt < 0) and (N0q_m > N1q_m)]/assign decision3 = (~cnt[4] & (n1q_m > n0q_m)) | (cnt[4] & (n0q_m > n1q_m));// pipe line alignmentreg de_q, de_reg;reg c0_q, c1_q;reg c0_reg, c1_reg;reg [8:0] q_m_reg;always @ (posedge clkin) beginde_q <=#1 de;de_reg <=#1 de_q;c0_q <=#1 c0;c0_reg <=#1 c0_q;c1_q <=#1 c1;c1_reg <=#1 c1_q;q_m_reg <=#1 q_m;end///// 10-bit out// disparity counter///always @ (posedge clkin or posedge rstin) beginif(rstin) begindout <= 10'h0;cnt <= 5'h0;end else beginif (de_reg) beginif(decision2) begindout[9] <=#1 ~q_m_reg[8]; dout[8] <=#1 q_m_reg[8]; dout[7:0] <=#1 (q_m_reg[8]) ? q_m_reg[7:0] : ~q_m_reg[7:0];cnt <=#1 (~q_m_reg[8]) ? (cnt + n0q_m - n1q_m) : (cnt + n1q_m - n0q_m);end else beginif(decision3) begindout[9] <=#1 1'b1;dout[8] <=#1 q_m_reg[8];dout[7:0] <=#1 ~q_m_reg[7:0];cnt <=#1 cnt + {q_m_reg[8], 1'b0} + (n0q_m - n1q_m);end else begindout[9] <=#1 1'b0;dout[8] <=#1 q_m_reg[8];dout[7:0] <=#1 q_m_reg[7:0];cnt <=#1 cnt - {~q_m_reg[8], 1'b0} + (n1q_m - n0q_m);endendend else begincase ({c1_reg, c0_reg})2'b00: dout <=#1 CTRLTOKEN0;2'b01: dout <=#1 CTRLTOKEN1;2'b10: dout <=#1 CTRLTOKEN2;default: dout <=#1 CTRLTOKEN3;endcasecnt <=#1 5'h0;endendendendmodule
dvi_encoder 模块按照 DVI 接口规范中 TMDS 编码算法对输入的 8 位像素数据以及 2 位行场同步信号进行编码。 该模块是 Xilinx 应用笔记 XAPP460 中所提供的编码模块
serializer_10_to_1
`timescale 1ns / 1psmodule serializer_10_to_1(input reset, // 复位,高有效input paralell_clk, // 输入并行数据时钟input serial_clk_5x, // 输入串行数据时钟input [9:0] paralell_data, // 输入并行数据output serial_data_out // 输出串行数据
);//wire definewire cascade1; //用于两个OSERDESE2级联的信号wire cascade2;//*****************************************************//** main code//***************************************************** //例化OSERDESE2原语，实现并串转换,Master模式OSERDESE2 #(.DATA_RATE_OQ ("DDR"), // 设置双倍数据速率.DATA_RATE_TQ ("SDR"), // DDR, BUF, SDR.DATA_WIDTH (10), // 输入的并行数据宽度为10bit.SERDES_MODE ("MASTER"), // 设置为Master，用于10bit宽度扩展.TBYTE_CTL ("FALSE"), // Enable tristate byte operation (FALSE, TRUE).TBYTE_SRC ("FALSE"), // Tristate byte source (FALSE, TRUE).TRISTATE_WIDTH (1) // 3-state converter width (1,4))OSERDESE2_Master (.CLK (serial_clk_5x), // 串行数据时钟,5倍时钟频率.CLKDIV (paralell_clk), // 并行数据时钟.RST (reset), // 1-bit input: Reset.OCE (1'b1), // 1-bit input: Output data clock enable.OQ (serial_data_out), // 串行输出数据.D1 (paralell_data[0]), // D1 - D8: 并行数据输入.D2 (paralell_data[1]),.D3 (paralell_data[2]),.D4 (paralell_data[3]),.D5 (paralell_data[4]),.D6 (paralell_data[5]),.D7 (paralell_data[6]),.D8 (paralell_data[7]),.SHIFTIN1 (cascade1), // SHIFTIN1 用于位宽扩展.SHIFTIN2 (cascade2), // SHIFTIN2.SHIFTOUT1 (), // SHIFTOUT1: 用于位宽扩展.SHIFTOUT2 (), // SHIFTOUT2.OFB (), // 以下是未使用信号.T1 (1'b0), .T2 (1'b0),.T3 (1'b0),.T4 (1'b0),.TBYTEIN (1'b0), .TCE (1'b0), .TBYTEOUT (), .TFB (), .TQ () );//例化OSERDESE2原语，实现并串转换,Slave模式OSERDESE2 #(.DATA_RATE_OQ ("DDR"), // 设置双倍数据速率.DATA_RATE_TQ ("SDR"), // DDR, BUF, SDR.DATA_WIDTH (10), // 输入的并行数据宽度为10bit.SERDES_MODE ("SLAVE"), // 设置为Slave，用于10bit宽度扩展.TBYTE_CTL ("FALSE"), // Enable tristate byte operation (FALSE, TRUE).TBYTE_SRC ("FALSE"), // Tristate byte source (FALSE, TRUE).TRISTATE_WIDTH (1) // 3-state converter width (1,4))OSERDESE2_Slave (.CLK (serial_clk_5x), // 串行数据时钟,5倍时钟频率.CLKDIV (paralell_clk), // 并行数据时钟.RST (reset), // 1-bit input: Reset.OCE (1'b1), // 1-bit input: Output data clock enable.OQ (), // 串行输出数据.D1 (1'b0), // D1 - D8: 并行数据输入.D2 (1'b0),.D3 (paralell_data[8]),.D4 (paralell_data[9]),.D5 (1'b0),.D6 (1'b0),.D7 (1'b0),.D8 (1'b0),.SHIFTIN1 (), // SHIFTIN1 用于位宽扩展.SHIFTIN2 (), // SHIFTIN2.SHIFTOUT1 (cascade1), // SHIFTOUT1: 用于位宽扩展.SHIFTOUT2 (cascade2), // SHIFTOUT2.OFB (), // 以下是未使用信号.T1 (1'b0), .T2 (1'b0),.T3 (1'b0),.T4 (1'b0),.TBYTEIN (1'b0), .TCE (1'b0), .TBYTEOUT (), .TFB (), .TQ () ); endmodule
在程序的第 37 至 43 行， 例化了 asyn_rst_syn 模块。 OSERDESE2 模块要求复位信号高电平有效，并且需要将异步复位信号同步到串行时钟域。因此， 我们在 asyn_rst_syn 模块中将低电平有效的异步复位信号转换成高有效， 同时对其进行异步复位，同步释放处理。
serdes_10_to_1 模块通过调用 OSERDESE2 原语来实现 10:1 的并串转换。原语是 Xilinx 器件底层硬件中的功能模块， 它使用专用的资源来实现一系列的功能。相比于 IP 核，原语的调用方法更简单，但是一般只用于实现一些简单的功能。
OBUFDS 是差分输出缓冲器，用于将来自 FPGA 内部逻辑的信号转换成差分信号输出， 支持 TMDS 电平标准。 OBUFDS 原语示意图如下所示：
需要注意的是， 一个 OSERDESE2 只能实现最多 8:1 的转换率， 在这里我们通过位宽扩展实现了 10:1的并串转换， 如下图所示：
OSERDESE2 位宽扩展通过两个 OSERDESE2 模块来实现， 其中一个作为 Master，另一个作为 Slave， 通过这种方式最多可实现 14:1 的并串转换。需要注意的是， 在位宽扩展时， Slave 模块的数据输入端只能使用 D3 至 D8。
asyn_rst_syn
复位信号高电平有效，并且需要将异步复位信号同步到串行时钟域
module asyn_rst_syn(input clk, //目的时钟域input reset_n, //异步复位，低有效output syn_reset //高有效);//reg define
reg reset_1;
reg reset_2;//*****************************************************
//** main code
//*****************************************************
assign syn_reset = reset_2;//对异步复位信号进行同步释放，并转换成高有效
always @ (posedge clk or negedge reset_n) beginif(!reset_n) beginreset_1 <= 1'b1;reset_2 <= 1'b1;endelse beginreset_1 <= 1'b0;reset_2 <= reset_1;end
endendmodule
dvi_transmitter_top
DVI发送端顶层模块
module dvi_transmitter_top(input pclk, // pixel clockinput pclk_x5, // pixel clock x5input reset_n, // resetinput [23:0] video_din, // RGB888 video ininput video_hsync, // hsync datainput video_vsync, // vsync datainput video_de, // data enableoutput tmds_clk_p, // TMDS 时钟通道output tmds_clk_n,output [2:0] tmds_data_p, // TMDS 数据通道output [2:0] tmds_data_n,output tmds_oen // TMDS 输出使能);//wire define
wire reset;//并行数据
wire [9:0] red_10bit;
wire [9:0] green_10bit;
wire [9:0] blue_10bit;
wire [9:0] clk_10bit; //串行数据
wire [2:0] tmds_data_serial;
wire tmds_clk_serial;//*****************************************************
//** main code
//*****************************************************
assign tmds_oen = 1'b1;
assign clk_10bit = 10'b1111100000;//异步复位，同步释放
asyn_rst_syn reset_syn(.reset_n (reset_n),.clk (pclk),.syn_reset (reset) //高有效);//对三个颜色通道进行编码
dvi_encoder encoder_b (.clkin (pclk),.rstin (reset),.din (video_din[7:0]),.c0 (video_hsync),.c1 (video_vsync),.de (video_de),.dout (blue_10bit)) ;dvi_encoder encoder_g (.clkin (pclk),.rstin (reset),.din (video_din[15:8]),.c0 (1'b0),.c1 (1'b0),.de (video_de),.dout (green_10bit)) ;dvi_encoder encoder_r (.clkin (pclk),.rstin (reset),.din (video_din[23:16]),.c0 (1'b0),.c1 (1'b0),.de (video_de),.dout (red_10bit)) ;//对编码后的数据进行并串转换
serializer_10_to_1 serializer_b(.reset (reset), // 复位,高有效.paralell_clk (pclk), // 输入并行数据时钟.serial_clk_5x (pclk_x5), // 输入串行数据时钟.paralell_data (blue_10bit), // 输入并行数据.serial_data_out (tmds_data_serial[0]) // 输出串行数据); serializer_10_to_1 serializer_g(.reset (reset),.paralell_clk (pclk),.serial_clk_5x (pclk_x5),.paralell_data (green_10bit),.serial_data_out (tmds_data_serial[1]));serializer_10_to_1 serializer_r(.reset (reset),.paralell_clk (pclk),.serial_clk_5x (pclk_x5),.paralell_data (red_10bit),.serial_data_out (tmds_data_serial[2]));serializer_10_to_1 serializer_clk(.reset (reset),.paralell_clk (pclk),.serial_clk_5x (pclk_x5),.paralell_data (clk_10bit),.serial_data_out (tmds_clk_serial));//转换差分信号
OBUFDS #(.IOSTANDARD ("TMDS_33") // I/O电平标准为TMDS
) TMDS0 (.I (tmds_data_serial[0]),.O (tmds_data_p[0]),.OB (tmds_data_n[0])
);OBUFDS #(.IOSTANDARD ("TMDS_33") // I/O电平标准为TMDS
) TMDS1 (.I (tmds_data_serial[1]),.O (tmds_data_p[1]),.OB (tmds_data_n[1])
);OBUFDS #(.IOSTANDARD ("TMDS_33") // I/O电平标准为TMDS
) TMDS2 (.I (tmds_data_serial[2]), .O (tmds_data_p[2]), .OB (tmds_data_n[2])
);OBUFDS #(.IOSTANDARD ("TMDS_33") // I/O电平标准为TMDS
) TMDS3 (.I (tmds_clk_serial), .O (tmds_clk_p),.OB (tmds_clk_n)
);endmodule
video_driver
视频显示驱动模块
module video_driver(input pixel_clk,input sys_rst_n,input [23:0] pixel_data, //像素点数据//RGB接口output video_hs, //行同步信号output video_vs, //场同步信号output video_de, //数据使能output [23:0] video_rgb, //RGB888颜色数据output [10:0] pixel_xpos, //像素点横坐标output [10:0] pixel_ypos //像素点纵坐标
);//parameter define//1280*720 分辨率时序参数
parameter H_SYNC = 11'd40; //行同步
parameter H_BACK = 11'd220; //行显示后沿
parameter H_DISP = 11'd1280; //行有效数据
parameter H_FRONT = 11'd110; //行显示前沿
parameter H_TOTAL = 11'd1650; //行扫描周期parameter V_SYNC = 11'd5; //场同步
parameter V_BACK = 11'd20; //场显示后沿
parameter V_DISP = 11'd720; //场有效数据
parameter V_FRONT = 11'd5; //场显示前沿
parameter V_TOTAL = 11'd750; //场扫描周期//reg define
reg [10:0] cnt_h;
reg [10:0] cnt_v;//wire define
wire video_en;
wire data_req;//*****************************************************
//** main code
//*****************************************************assign video_de = video_en;assign video_hs = ( cnt_h < H_SYNC ) ? 1'b0 : 1'b1; //行同步信号赋值
assign video_vs = ( cnt_v < V_SYNC ) ? 1'b0 : 1'b1; //场同步信号赋值//使能RGB数据输出
assign video_en = (((cnt_h >= H_SYNC+H_BACK) && (cnt_h < H_SYNC+H_BACK+H_DISP))&&((cnt_v >= V_SYNC+V_BACK) && (cnt_v < V_SYNC+V_BACK+V_DISP)))? 1'b1 : 1'b0;//RGB888数据输出
assign video_rgb = video_en ? pixel_data : 24'd0;//请求像素点颜色数据输入
assign data_req = (((cnt_h >= H_SYNC+H_BACK-1'b1) && (cnt_h < H_SYNC+H_BACK+H_DISP-1'b1))&& ((cnt_v >= V_SYNC+V_BACK) && (cnt_v < V_SYNC+V_BACK+V_DISP)))? 1'b1 : 1'b0;//像素点坐标
assign pixel_xpos = data_req ? (cnt_h - (H_SYNC + H_BACK - 1'b1)) : 11'd0;
assign pixel_ypos = data_req ? (cnt_v - (V_SYNC + V_BACK - 1'b1)) : 11'd0;//行计数器对像素时钟计数
always @(posedge pixel_clk ) beginif (!sys_rst_n)cnt_h <= 11'd0;else beginif(cnt_h < H_TOTAL - 1'b1)cnt_h <= cnt_h + 1'b1;else cnt_h <= 11'd0;end
end//场计数器对行计数
always @(posedge pixel_clk ) beginif (!sys_rst_n)cnt_v <= 11'd0;else if(cnt_h == H_TOTAL - 1'b1) beginif(cnt_v < V_TOTAL - 1'b1)cnt_v <= cnt_v + 1'b1;else cnt_v <= 11'd0;end
endendmodule
hdmi_colorbar_top
HDMI彩条显示实验顶层模块
module hdmi_colorbar_top(input sys_clk,input sys_rst_n, output tmds_clk_p, // TMDS 时钟通道output tmds_clk_n,output [2:0] tmds_data_p, // TMDS 数据通道output [2:0] tmds_data_n,output tmds_oen // TMDS 输出使能);//wire definewire pixel_clk;wire pixel_clk_5x;wire clk_locked;wire [10:0] pixel_xpos_w;wire [10:0] pixel_ypos_w;wire [23:0] pixel_data_w;wire video_hs;wire video_vs;wire video_de;wire [23:0] video_rgb;//*****************************************************//** main code//*****************************************************//assign hpdout = hpdin;//例化MMCM/PLL IP核clk_wiz_0 clk_wiz_0(.clk_in1 (sys_clk),.clk_out1 (pixel_clk), //像素时钟.clk_out2 (pixel_clk_5x), //5倍像素时钟.reset (~sys_rst_n), .locked (clk_locked));//例化视频显示驱动模块video_driver u_video_driver(.pixel_clk (pixel_clk),.sys_rst_n (sys_rst_n),.video_hs (video_hs),.video_vs (video_vs),.video_de (video_de),.video_rgb (video_rgb),.pixel_xpos (pixel_xpos_w),.pixel_ypos (pixel_ypos_w),.pixel_data (pixel_data_w));//例化视频显示模块video_display u_video_display(.pixel_clk (pixel_clk),.sys_rst_n (sys_rst_n),.pixel_xpos (pixel_xpos_w),.pixel_ypos (pixel_ypos_w),.pixel_data (pixel_data_w));//例化HDMI驱动模块dvi_transmitter_top u_rgb2dvi_0(.pclk (pixel_clk),.pclk_x5 (pixel_clk_5x),.reset_n (sys_rst_n & clk_locked),.video_din (video_rgb),.video_hsync (video_hs), .video_vsync (video_vs),.video_de (video_de),.tmds_clk_p (tmds_clk_p),.tmds_clk_n (tmds_clk_n),.tmds_data_p (tmds_data_p),.tmds_data_n (tmds_data_n), .tmds_oen (tmds_oen));endmodule
串口编号
:::info
dvi_encoder
TMDS编码转换8bit转换成10bit
:::
| input | wire clkin | pixel clock |
|---|---|---|
| input | wire rstin | 复位信号，高有效 |
| input | reg [7:0] din | 数据 |
| input | wire c0 | 控制信号 |
| input | wire c1 | 控制信号 |
| input | wire de | 使能信号 |
| output | reg [9:0] dout | 编码输出 |
:::info
serializer_10_to_1
将编码由并行变为串行差分信号
:::
| input | reset | 复位，高有效 |
|---|---|---|
| input | paralell_clk | 输入并行数据时钟 |
| input | serial_clk_5x | 输入串行数据时钟 |
| input | [9:0] paralell_data | 输入并行数据 |
| output | serial_data_out | 输出串行数据 |
:::info
asyn_rst_syn
异步复位，同步释放，并转换成高电平有效
:::
| input | clk | 目的时钟域 |
|---|---|---|
| input | reset_n | 异步复位，低有效 |
| output | syn_reset | 高有效 |
:::info
dvi_transmitter_top
DVI发送端顶层模块
:::
| input | pclk | pixel clock |
|---|---|---|
| input | pclk_x5 | pixel clock x5 |
| input | reset_n | reset |
| input | [23:0] video_din | RGB888 video in |
| input | video_hsync | hsync data |
| input | video_vsync | vsync data |
| input | video_de | data enable |
| output | tmds_clk_p | TMDS 时钟通道 |
| output | tmds_clk_n | |
| output | [2:0] tmds_data_p | TMDS 数据通道 |
| output | [2:0] tmds_data_n | |
| output | tmds_oen | TMDS 输出使能 |
:::info
video_driver
视频显示驱动模块
:::
| input | pixel_clk | 时钟 |
|---|---|---|
| input | sys_rst_n | |
| input | [23:0] pixel_data | 像素点数据 |
| output | video_hs | 行同步信号 |
| output | video_vs | 场同步信号 |
| output | video_de | 数据使能 |
| output | [23:0] video_rgb | RGB888颜色数据 |
| output | [10:0] pixel_xpos | 像素点横坐标 |
| output | [10:0] pixel_ypos | 像素点纵坐标 |
:::info
clk_wiz_0
锁相环 IP
:::
| input | clk_in1 | 50MHz |
|---|---|---|
| output | clk_out1 | 74.25MHz |
| output | clk_out2 | 371.5MHz |
:::info
hdmi_colorbar_top
HDMI彩条显示实验顶层模块
:::
| input | sys_clk | clk |
|---|---|---|
| input | sys_rst_n | |
| output | tmds_clk_p | TMDS 时钟通道 |
| output | tmds_clk_n | |
| output | [2:0] tmds_data_p | TMDS 数据通道 |
| output | [2:0] tmds_data_n | |
| output | tmds_oen | TMDS 输出使能 |
