PCIe—TS1/TS2 、EQ TS1/EQ TS2

不同速率下的TS类型

以下是针对 PCIe 协议中 TS1/TS2 序列在高速率下的类型、连续性规则及兼容性的要求：

 ​​一、不同速率下的 TS1/TS2 序列类型​​

​​1. 8.0 GT/s 及以上速率（8b/10b 编码）​​

• ​​标准序列​​
  • ​​TS1​​：Symbol 6 固定为 D10.2（标识符）
  • ​​TS2​​：Symbol 6 固定为 D5.2（标识符）
• ​​均衡序列（EQ TS1/EQ TS2）​​
  • ​​标识位​​：Symbol 6 的 ​​Bit 7 = 1b​​（覆盖标准标识符）
  • ​​功能​​：用于高速率下的信号均衡参数协商（如预设值、相位指示）
  • ​​实现要求​​：
    • 支持 8.0 GT/s+ 的端口 ​​必须接受所有类型​​（除非状态机明确要求特定类型）
    • 不支持 8.0 GT/s 的端口 ​​可选择性接受​​ EQ 序列（非强制）

​​2. 16.0 GT/s 及以上速率（128b/130b 编码）​​

• ​​标准 TS2​​：Symbol 7 值为 45h
• ​​均衡 TS2（128b/130b EQ TS2）​​：
  • ​​标识位​​：Symbol 7 的 ​​Bit 7 = 1b​​（覆盖标准值）
• ​​兼容性要求​​：
  • 支持 16.0 GT/s+ 的端口 ​​必须接受标准与 EQ TS2​​（除非状态机要求特定类型）
  • 不支持 16.0 GT/s 的端口 ​​可选择性接受​​ 128b/130b EQ TS2

💎 ​​关键差异总结​​：

• ​​标识符位置​​：8b/10b 编码在 ​​Symbol 6​​，128b/130b 编码在 ​​Symbol 7​​。
• ​​功能扩展​​：EQ 序列专为高速均衡设计（如 Gen3+ 的预设值交换）。

二、连续性判定规则​​

​​8b/10b 编码下的连续性要求​​

• ​​核心条件​​：TS1/TS2 序列的 ​​Symbol 6 必须与前序序列的 Symbol 6 一致​​（例如 TS1 需连续为 D10.2）。
• ​​违反后果​​：若 Symbol 6 值突变，接收端判定序列 ​​不连续​​，可能导致 LTSSM 状态机回退（如从 Recovery 退回 Detect）。
• ​​设计意义​​：确保训练过程中参数协商的稳定性，避免误码干扰状态迁移。

​​128b/130b 编码的扩展规则​​

• 需匹配 ​​Symbol 6-9​​ 的连续性（如链路编号、通道号等关键参数）。
• 同步头（Sync Header）不影响连续性判断。

⚠️ ​​工程注意​​：
在 Polling 状态，设备会发送 ​​1024 个连续 TS1​​ 以对抗误码；若 Symbol 6 不匹配，需重新触发训练流程。

​​三、兼容性要求对比表​​