当前位置：首页 > backend >正文

Quartus与Modelsim-Altera使用手册

backend 2025/5/13 11:16:22

文章内容：

视频内容：

Quartus：

ModelSim：

顶层设计与子模块：

只是对所查阅的相关文章的总结与视频总结

文章内容：

这篇对基础操作很详细：

一、Quartus II软件的使用_quartus2软件上手操作-CSDN博客

Quartus II 13.1入门级使用方法 -仿真篇，适用于小白_quartus ii在哪换模板-CSDN博客

Quartus II 13.1入门级使用方法适用于小白_quartus使用教程-CSDN博客

Verilog常用语法_verilog语法-CSDN博客

Modelsim 使用教程（5）——Analyzing Waveforms_modelsim怎么仿真波形-CSDN博客

视频内容：

Quartus：

FPGA入门教学系列—Quartus软件使用讲解_哔哩哔哩_bilibili

新建文件：14:47

选择器件：17:53

硬件描述语言文件添加：20:07

设置顶层文件：22:20

编译（分布与整体每一步是做什么的）：24:20

管脚分配：27:01 将其余引脚设置为IO模式

工程配置：32:59

烧录程序：35:30

如何掉电不丢失：42:07

ModelSim：

02_ModelSim软件使用讲解_哔哩哔哩_bilibili

前仿真与后仿真：5:09

添加EDA工具：8:05

Simulation（ModelSim-Altera）：9:42

测试代码：13:16

testbench与verilog模块之间的关系：15:05

Simulation设置：16:35

运行Simulation：19:20

ModelSim小工具（波形，光标的使用）20:04

Gate Level Simulation:30:17后仿真（加入延时文件）

VWF：48:53

FPGA中前仿真与后仿真区别

仿真对象

前仿真 ：主要针对设计的寄存器传输级（RTL）代码进行仿真。此时，设计尚未经过综合工具的处理，仅以硬件描述语言（如 Verilog 或 VHDL）的形式存在，主要是对设计逻辑功能的验证，检查设计的寄存器、组合逻辑等在不同输入条件下的输出是否符合预期。

后仿真 ：是在设计经过综合工具综合后，基于生成的门级网表进行的仿真。门级网表包含了设计在 FPGA 器件上的具体实现信息，如使用的逻辑单元、连线关系等，更接近实际的硬件电路情况。

仿真精度

前仿真 ：精度相对较低，因为它不考虑 FPGA 器件的实际时序参数，如布线延迟、逻辑单元的延迟等。在前仿真中，假设所有的信号传输和逻辑操作都是理想化的，即没有延迟或根据简单的假设延迟进行仿真，重点在于验证设计的逻辑功能是否正确。

后仿真 ：精度较高，因为它引入了 FPGA 器件的时序模型和寄生参数，这些参数更准确地反映了实际硬件的时序特性，如信号的传输延迟、设置时间、保持时间等。后仿真可以更真实地预测设计在实际硬件上的性能和时序行为。

验证内容

前仿真 ：主要集中在设计的逻辑功能验证上，检查设计是否实现了预期的功能，如算法是否正确、控制逻辑是否合理、数据通路是否正确等。在这个阶段，重点关注的是设计的逻辑行为，而不涉及具体的硬件实现细节。

后仿真 ：除了验证设计的逻辑功能外，还重点验证设计的时序性能，确保设计在满足时序约束的条件下能够正确运行。例如，检查时钟域之间的数据传输是否满足时序要求、是否存在时序违例等，以保证设计在实际硬件中能够稳定地工作。