DDI0487--A1.3

Execution state

AArch64

AArch32

在AArch64和AArch32执行状态之间进行控制转移被称为interprocessing。PE只可以在异常级别发生时在执行状态之间进行转换，并要遵守Interprocessing提供的规则。这意味着不同的软件层，例如应用程序，操作系统内核和虚拟机监控程序在不同执行状态之间进行转换。

The instruction sets

可能的指令集取决于执行状态：

AArch64

AArch32

System registers

系统寄存器提供有关架构控制和状态信息。

系统寄存器采用一种标准命名格式：<register_name>.<bit_field_name>以标识特定寄存器，以及寄存器的控制和状态位。

此外，在AArch64状态，大多数寄存器名称都包含能访问该寄存器的最低异常级别，并将其作为寄存器名称的后缀：

<register_name>_Elx,x可以是0,1,2,3.

系统寄存器包含：

这个手册描述了如下寄存器：

可选的，采用以下在其他ARM架构规范定义的一组或多组寄存器：

从ARM通用中断控制器架构的第3版开始，GICv3，GIC架构规范定义了系统寄存器接口及其部分部分功能。

关于更多信息，包括寄存器的描述，请参阅ARM通用中断控制器架构规范，GIC架构3.0版本和4.0版本（ARM IHI 0069）.

GIC架构早期版本的程序模型完全是基于内存映射。

ARM Debug

ARMv8以及更高版本支持以下：

特定用户选择的模式取决于产品设计和开发生命周期的不同阶段的调试需求。例如，外部调试可能被用于硬件实现和操作系统启动调试期间，自我托管可能被用于应用程序开发期间。