嵌入式TCP硬件设计--------LAN8720芯片使用记录
一、LAN8720引脚功能定义
| 2 | LED1 | speed灯 |
| REGOFF | nINT/REFCLKO 功能选择配置带 |
| 3 | LED1 | link灯 |
| REGOFF | 调节器关闭配置带 |
| 4 | XTAL2 | 外部晶体输出 |
| 5 | XTAL1 | 外部晶体输入 |
| CLKIN | 单端时钟振荡器输入。 |
| 7 | RXD1 | 接收端在接收路径上发送的2个数据位中的第1位。 |
| MODE1 | PHY操作模式1配置带，与MODE0和MODE2结合使用，这个配置条带设置默认的PHY模式。 |
| 8 | RXD0 | 在接收路径上由收发器发送的2个数据位中的第0位。 |
| MODE0 | PHY操作模式0配置带，与模式1和模式2相结合，此配置带设置默认的PHY模式 |
| 10 | RXER | 该信号被断言以指示在当前从收发机传输的帧中的某处检测到错误。 |
| PHYAD0 | 此配置带设置收发器的SMI地址。 |
| 11 | CRS_DV | 载波检测/接收数据有效 |
| MODE2 | PHY操作模式2配置带，与MODE0和MODE1结合使用，这个配置带设置默认的PHY模式。 |
| 12 | MDIO | 串行管理接口数据输入/输出 |
| 13 | MDC | 串行管理接口时钟 |
| 14 | nINT | 低电平有效中断输出。将外部电阻器上拉到VDDIO。 |
| REFCLKO | 这个可选的50MHz时钟输出来自25MHz晶体振荡器。REFCLKO可通过nINTSEL配置带选择。 |
| 15 | nRST | 系统复位。此信号为低电平。 |
| 16 | TXEN | 表示TXD[1:0]上存在有效的传输数据。 |
| 17 | TXD1 | MAC使用该信号向收发机发送数据。 |
| 18 | TXD0 | MAC使用该信号向收发机发送数据。 |
| 21 | TXP | 发射/接收正通道1 |
| 20 | TXN | 发射/接收正通道1 |
| 22 | RXP | 发射/接收正通道2 |
| 23 | RXN | 发射/接收正通道2 |
| 24 | RBIAS | 此引脚需要12.1k欧姆（1%）电阻器连接到接地。 |
二、晶振选择（14pin）
芯片14pin有以下两个功能：
| nINT | 低电平有效中断输出。将外部电阻器上拉到VDDIO。 |
| REFCLKO | 这个可选的50MHz时钟输出来自25MHz晶体振荡器。REFCLKO可通过nINTSEL配置带选择。 |
选择参考时钟方式由芯片2pin的nINTSEL功能配置：
REF_CLK In模式（nINT）和REF_CLK Out模式。配置模式决定nINT/REFCLKO引脚的功能。nINTSEL配置带锁定在POR和nRST的上升边缘。
默认情况下，nINTSEL通过内部上拉电阻器配置为nINT模式。（参考时钟输入模式）
nINTSEL = 0 REF_CLK Out Mode
nINTSEL = 1 REF_CLK In Mode
这种模式下：14Pin(nINT/REFCLKO)是一个低有效的中断输出。时钟输入来自外部，必须通过5Pin（XTAL1/CLKIN）引脚驱动。2.1、参考时钟输入模式（REF_CLK In Mode）
使用此模式时，设备外部必须有一个50MHz的参考时钟源。时钟被驱动到MAC和PHY。
2.2、参考时钟输出模式（REF_CLK Out Mode）
这种模式下：14Pin(nINT/REFCLKO)是时钟输入的来源。 REFCLKO引脚与nINT引脚进行多路复用。在REF_CLK Out模式下，nINT功能被禁用，以适应 REFCLKO作为MAC的50MHz时钟的使用。
该设备包括一个从低成本的25MHz ，成本低。
三、PHY地址选择
有关于LAN8720A的PHY address，
LAN8720A中PHYAD0的引脚是悬空的，说明PHY address默认为0，
LAN8720A中PHYAD0的引脚是上拉到高电平，所以PHY address为1。
即10pin为高电平则地址为1，低电平为0
四、复位
芯片15pin是芯片的复位引脚，在初始化芯片之前，要对芯片进行复位操作
